Nuoseklus architektūrinių pokyčių, gamybos inovacijų ir rinkos perspektyvų gidas — kodėl „Zen 6“ žymi naują skaičiavimo erą ir kaip AMD planuoja dominuoti procesorių rinkoje.Skaičiavimo galios lūžis: Architektūriniai pokyčiai ir gamybos procesas: Esminiai inžineriniai patobulinimai: Dirbtinio intelekto (AI) revoliucija: Būsimi „Zen 6“ produktai: Rinkos iššūkiai ir perspektyvos: Šaltiniai ir mokslinė literatūra:
„Zen 6“ (Morpheus) – ne tik evoliucija, bet ir esminis architektūrinis perkūrimas
Išmaniųjų technologijų ir kompiuterinės aparatinės įrangos (angl. hardware) rinka nuolat keičiasi, tačiau perėjimas prie naujos kartos mikroarchitektūros visada yra esminis įvykis. „AMD Zen 6“ (kodiniu pavadinimu Morpheus) nėra tik evoliucinis žingsnis po „Zen 5“ – tai iš pagrindų perkurta architektūra, orientuota į masinį lygiagretųjį skaičiavimą (angl. parallel computing), drastišką branduolių skaičiaus augimą ir dirbtinio intelekto (AI) integraciją tiesiogiai į procesoriaus branduolį. Nors oficialus plataus vartojimo „Ryzen“ procesorių debiutas dėl pramonės tiekimo iššūkių planuojamas 2026 m. pabaigoje arba 2027 m. pradžioje (pvz., per CES 2027), serveriams skirti „EPYC“ lustai ir inžineriniai dokumentai jau dabar leidžia labai aiškiai suprasti, kokį technologinį šuolį paruošė AMD. Šioje apžvalgoje detaliai išnagrinėsime esminius „Zen 6“ architektūrinius sprendimus, inovacijas ir būsimus produktus.2nm litografija ir nauja lustų (chiplet) strategija
„Zen 6“ dizainas paremtas kompleksine lustų (angl. chiplet) architektūra, kurioje AMD pritaikė vadinamąją split-node strategy (padalinto gamybos proceso strategiją). Tai leidžia optimizuoti gamybos kaštus ir pasiekti maksimalų našumą ten, kur jo labiausiai reikia.TSMC 2nm ir 3nm litografija
- CCD (Core Complex Die): Skaičiavimo branduolių blokai bus gaminami naudojant pažangiausią „TSMC 2nm“ (N2P) technologiją. Tai užtikrins gerokai geresnį energijos vartojimo efektyvumą (angl. power efficiency) ir didesnius taktinius dažnius (angl. clock speeds).
- IOD (I/O Die): Įvesties ir išvesties valdiklis pereina prie „TSMC 3nm“ (N3P) arba N4 proceso. Jame bus integruotas atnaujintas DDR5 (ir galbūt ankstyvas DDR6) atminties valdiklis bei PCIe Gen 6 palaikymas, dvigubai padidinsiantis duomenų pralaidumą.
12 branduolių CCD ir spartinančioji atmintis
Vienas didžiausių pokyčių – AMD atsisako nuo pat „Zen 3“ laikų naudoto 8 branduolių dizaino viename CCD. „Zen 6“ architektūroje vienas CCD talpins net 12 branduolių. Siekiant išlaikyti optimalų atminties ir branduolių santykį, L3 talpykla (angl. L3 cache) didinama iki 48 MB vienam CCD. Kaip įprasta, žaidėjams skirti X3D modeliai naudos 3D V-Cache technologiją, leidžiančią L3 talpyklą išplėsti iki beveik 300 MB sudėtingiausiose konfigūracijose.Vidinė branduolio struktūra ir instrukcijų vykdymas
Nutekėję inžineriniai „Zen 6“ dokumentai atskleidžia, kad AMD inžinieriai perbraižė paties branduolio logiką:- 8-wide Dispatch Engine: Išplėstas instrukcijų paskirstymo variklis leidžia procesoriui vieno takto metu apdoroti daugiau instrukcijų. Tai tiesiogiai koreliuoja su aukštesniu IPC (angl. Instructions Per Clock) rodikliu.
- Pilnas 512-bit Vektorių palaikymas: Skirtingai nei ankstesnėse kartose, kur AVX-512 instrukcijos buvo vykdomos per du 256-bitų ciklus, „Zen 6“ turės natyvų (gimtąjį) 512-bitų vykdymą (angl. execution), apimantį FP64, FP32, FP16 ir BF16 duomenų formatus.
- Segmentuoti sveikųjų skaičių planuokliai: Dokumentuose užsimenama apie šešis atskirus integer scheduler domenus. Tai reiškia, kad vietoj vieno didelio bloko, procesorius turės paskirstytus resursus, mažinančius vėlavimą (angl. latency) ir „spūstis“ sudėtingų skaičiavimų metu.
AI skaičiavimų integracija tiesiog CPU branduolio viduje
Jei iki šiol AI užduotis daugiausia atliko atskiri NPU (angl. Neural Processing Unit) moduliai arba vaizdo plokštės (GPU), su „Zen 6“ AMD integruoja dirbtinį intelektą tiesiai į centrinį procesorių.- Tiesioginis FP16 palaikymas: FP16 (pusės tikslumo slankiojo kablelio skaičiai) formatas yra AI inferencijos (angl. AI inference) standartas. Oficialus FP16 vykdymo integravimas reiškia, kad „Zen 6“ gali net dvigubai greičiau apdoroti mažo tikslumo neuroninių tinklų užduotis be papildomo NPU įsikišimo.
- Atminties profiliavimas (Memory Profiler IBS): Kadangi AI užduotys yra itin priklausomos nuo atminties pralaidumo, „Zen 6“ suteikia programuotojams naujus įrankius (IBS įvykius), leidžiančius realiu laiku sekti atminties vėlavimus ir optimizuoti kodo vykdymą.
Nuo „Ryzen 10000“ staliniams kompiuteriams iki 256 branduolių „EPYC“
Architektūra bus pritaikyta visuose rinkos segmentuose:- Staliniai kompiuteriai – „Ryzen 10000“ (Olympic Ridge): Dėl naujojo 12 branduolių CCD, flagmanai dabar turės net 24 branduolius (2 CCD x 12), o biudžetiniai modeliai prasidės nuo 6 arba 8 branduolių.
- Serveriai ir duomenų centrai – „EPYC“ (Venice): Naudojant kompaktiškuosius „Zen 6c“ branduolius, didžiausi serverių lustai galės talpinti iki 256 branduolių / 512 gijų viename procesoriuje. Tai ypač aktualu hyperscale debesijos paslaugų teikėjams.
- Nešiojamieji kompiuteriai – APU (Medusa Point): Mobiliuosiuose procesoriuose „Zen 6“ branduoliai bus sujungti su naujos kartos RDNA grafika ir dar galingesniu XDNA dirbtinio intelekto varikliu.
Gamybos terminai ir konkurencinė dinamika
Nepaisant įspūdingų specifikacijų, AMD neskuba. Dėl aukštų DDR5 atminties kainų ir pramonės tiekimo grandinės trikdžių (pirmiausia – ribotų „TSMC 2nm“ gamybos pajėgumų), masinis „Olympic Ridge“ stalinių procesorių išleidimas buvo pastumtas į 2026 m. pabaigą arba CES 2027 (sausio mėn.). Pirmieji „Zen 6“ lustai (2026 m. antroje pusėje) greičiausiai pasieks tik prioritetinius Enterprise ir serverių klientus. Tai reiškia, kad vartotojų laukia ilgas perėjimo laikotarpis, kurio metu „Zen 5“ išliks pagrindiniu pasirinkimu, o „Zen 6“ taps aukščiausios klasės (enthusiast) segmentu.Pramonės analizė ir techniniai dokumentai
- Tom’s Hardware (2025–2026 m.): Analizė apie 8-wide dispatch variklį ir 2nm proceso node’ą.
- TechPowerUp: Informacija apie CCD architektūros plėtrą iki 12 branduolių ir 48 MB L3 talpyklos.
- Wccftech: Duomenys iš AMD Financial Analyst Day apie „Morpheus“ branduolių specifikacijas.
- Ballo, A. et al. (2025): „Comparative Review of Multicore Architectures: Intel, AMD, and ARM in the Modern Computing Era.“ (MDPI akademinė apžvalga apie energijos valdymo optimizavimą).
- IEEE pramonės analizė: Mikroarchitektūros prisitaikymas apdoroti FP16 kaip tiesioginis atsakas į „atminties sienos“ (memory wall) problemą AI užduotyse.
Reikia pagalbos su įrenginiu?
Jei jūsų telefonas, kompiuteris ar planšetė veikia prastai – atneškite jį į Fixas. Atliekame greitą diagnostiką ir dažniausiai sutvarkome per 1–3 valandas.